本站6月2日消息，半導體產業正面臨前所未有的技術挑戰，芯片流片成功率降至歷史新低！
據電子設計自動化工具（EDA）公司西門子數據顯示，芯片首次設計定案（Tape-out，流片）成功率降至歷史新低的14%，相較于兩年前的24%明顯下降。
換而言之，十家芯片設計公司中，有八家都會在首次流片時遭遇失敗。
IC設計從業者分析，這主要源于芯片復雜度提升、企業開發模式轉變等因素，未來專業分工、委托ASIC公司打造將成趨勢。
Tape-out（流片）對芯片設計而言，猶如生死攸關的考驗，是指將設計完成的芯片方案交給晶圓代工廠生產樣品，檢驗設計是否符合預期，是芯片研發的關鍵里程碑。
一旦失敗，不僅前期投入的數千萬元研發成本付諸流水，更可能錯失市場先機。
鄭重聲明：本文版權歸原作者所有，轉載文章僅為傳播更多信息之目的，如作者信息標記有誤，請第一時間聯系我們修改或刪除，多謝。
