本站6月12日消息，PCI-SIG宣布正式發(fā)布PCIe 7.0規(guī)范，這一新規(guī)范將傳輸速率提升至128GT/s，為下一代AI、機器學(xué)習(xí)、800以太網(wǎng)、云計算和量子計算等數(shù)據(jù)驅(qū)動型應(yīng)用提供了強大的支持。
PCIe 7.0規(guī)范的主要特點包括：
提供128.0GT/s的原始比特率，通過x16配置可實現(xiàn)高達(dá)512GB/s的雙向帶寬。
采用PAM4（4級脈沖幅度調(diào)制）信號和基于Flit的編碼技術(shù)。
提高了能效比。
與以往的PCIe技術(shù)保持向后兼容性。
PCI-SIG總裁兼主席Al Yanes表示：“PCIe技術(shù)在過去二十多年中一直是高帶寬、低延遲IO互連的首選，我們很高興宣布PCIe 7.0規(guī)范的發(fā)布，這延續(xù)了我們每三年將IO帶寬翻倍的長期傳統(tǒng)。”
除了規(guī)范發(fā)布外，PCI-SIG還宣布了一項新的光互連規(guī)范修訂版，以實現(xiàn)更高的PCIe技術(shù)性能。
光感知重定時工程變更通知（ECN）修訂了PCIe 6.4規(guī)范和新的PCIe 7.0規(guī)范，為通過光纖實現(xiàn)PCIe技術(shù)提供了首個行業(yè)標(biāo)準(zhǔn)化的方法。
目前，PCIe 7.0標(biāo)準(zhǔn)預(yù)計將在2027年完成預(yù)FYI測試，初步集成商名單預(yù)計將在2028年發(fā)布。
鄭重聲明：本文版權(quán)歸原作者所有，轉(zhuǎn)載文章僅為傳播更多信息之目的，如作者信息標(biāo)記有誤，請第一時間聯(lián)系我們修改或刪除，多謝。
